隨著國產單片機技術的提高和種類的增加，定時IC芯片方案采用單片機的選擇性越來越多，成本
也越來越低。當設計一款定時芯片時，I/O口狀態的設置非常重要，I/O口狀態設定的正確與否，決
定著I/O口的漏電流。
當設計一款定時IC，芯片的腳用不完有空閑的 I/O口時，這些空腳通常要設為輸入上拉或輸出下
拉，不能空置。對ADC I/O通道，應用P4CON的設定，可以避免I/O口的漏電流。當I/O口外部所接的
硬件電路不同時，要充分考慮I/O的狀態設置，設定不當會有漏電流。
在設計程序時，對于普通的循環定時芯片和閃燈IC芯片方案在設計過程中，一般 I/O口都是選擇
上拉電阻。若I/O口輸出下拉低電平，又將pull-up enable就會產生漏電流，此時當VDD=5V大約會
有5V / 100K =50uA 的漏電流，所以一般設定為上拉。上拉電阻又該怎么設置呢？松翰系列單片機
在電氣特性里也有說明：當Vdd＝3V時，上拉電阻典型值為200K歐姆。Vdd＝5V時，上拉電阻典型值
為100K歐姆。
