一顆定時芯片從構(gòu)想到完成電路設(shè)計的過程

定時IC芯片，電子禮品類產(chǎn)品生產(chǎn)中很常用的一類，尤其是24小時循環(huán)定時芯片。定時芯片設(shè)計

和生產(chǎn)的過程包括前端設(shè)計（也稱邏輯設(shè)計）和后端設(shè)計（也稱物理設(shè)計）并沒有統(tǒng)一嚴格的界限，

涉及到與工藝有關(guān)的設(shè)計就是后端設(shè)計。

前端設(shè)計的結(jié)果就是得到了定時開關(guān)芯片的門級網(wǎng)表電路。步驟如下：

1. 規(guī)格制定：客戶向芯片設(shè)計公司提出設(shè)計要求，芯片需要達到的具體功能和性能方面的要求。

2. 詳細設(shè)計：根據(jù)客戶提出的規(guī)格要求，拿出設(shè)計解決方案和具體實現(xiàn)架構(gòu)，劃分模塊功能。

3. HDL編碼：使用硬件將模塊功能以代碼描述實現(xiàn)，將實際的硬件電路通過HDL語言形成代碼。

4. 仿真驗證：仿真驗證就是檢驗編碼設(shè)計的正確性，檢驗的標(biāo)準就是第一步制定的規(guī)格。

5. 邏輯綜合：邏輯綜合的結(jié)果就是把設(shè)計實現(xiàn)的HDL代碼翻譯成門級網(wǎng)表netlist。

6. STA：靜態(tài)時序分析，是在時序上對電路進行驗證，電路是否存在建立時間和保持時間的違例。

7. 形式驗證：是從功能上對綜合后的網(wǎng)表進行驗證。

后端設(shè)計步驟如下：

1. DFT：可測性設(shè)計。

2. 布局規(guī)劃：布局規(guī)劃就是放置芯片的宏單元模塊，在總體上確定各種功能電路的擺放位置。

3. CTS：時鐘樹綜合，簡單點說就是時鐘的布線。

5. 寄生參數(shù)提取：導(dǎo)線本身存在電阻相鄰導(dǎo)線有互感，耦合電容會產(chǎn)生信號噪聲，串?dāng)_和反射。

6. 版圖物理驗證

后端流程還包括電路功耗分析，物理版圖驗證完成也就是整個定時IC設(shè)計階段完成，下面的就是

芯片制造了。物理版圖以GDS II的文件格式交給芯片代工廠（稱為Foundry）在晶圓硅片上做出實際

的電路，再進行封裝和測試，就得到了我們實際看見的定時器芯片